Synopsys Design Compiler

Synopsys Design Compiler

Software de síntesis lógica ASIC para compilar Verilog, VHDL y System Verilog en la máscara GDSII para la fabricación de circuitos integrados.
Synopsys ofrece Design Compiler 2010 que proporciona una aceleración doble del flujo de síntesis y de implementación física.Los diseñadores de RTL pueden realizar una exploración de planos de planta para identificar y solucionar problemas de planos de planta de manera temprana.
synopsys-design-compiler

Sitio web:

Categorias

Alternativas a Synopsys Design Compiler para todas las plataformas con cualquier licencia

Scriptum

Scriptum

Scriptum es un editor de texto gratuito centrado en el diseño VHDL y Verilog, que se ejecuta en Windows y Linux.Usando una interfaz de ventana de documentos múltiples combinada con páginas de pestañas, le ofrece un entorno elegante para editar archivos VHDL, Verilog y otros idiomas.
Synplify Pro

Synplify Pro

Front-end de síntesis genérica de FPGA para FPGA como Xilinx y Altera.