0
Front-end genérico de síntesis de FPGA para FPGA como Xilinx y Altera.
Sitio web:
http://www.synopsys.com/Tools/Implementation/FPGAImplementation/FPGASynthesis/Pages/SynplifyPro.aspxCategorias
Alternativas a Synplify Pro para todas las plataformas con cualquier licencia
1
Synopsys Design Compiler
Software de síntesis lógica ASIC para compilar Verilog, VHDL y System Verilog en la máscara GDSII para la fabricación de circuitos integrados.
1
Scriptum
Scriptum es un editor de texto gratuito centrado en el diseño VHDL y Verilog, que se ejecuta en Windows y Linux.Usando una interfaz de ventana de documentos múltiples combinada con páginas de pestañas, le ofrece un entorno elegante para editar archivos VHDL, Verilog y otros idiomas.